Los entornos modernos de automatización industrial presentan fuertes interferencias electromagnéticas (EMI), vibraciones mecánicas y ruido eléctrico. Cuando los sensores de campo transmiten señales sin procesar y con ruido a los sistemas de control, los controladores lógicos programables (PLC) sufren activaciones falsas u oscilaciones erráticas del proceso.

La implementación de técnicas robustas de filtrado de señales protege los circuitos de procesamiento del PLC y garantiza operaciones de automatización industrial estables y predecibles. Esta guía de ingeniería explica cómo funcionan los filtros de hardware y software en las entradas digitales y analógicas de PLC, y ofrece algoritmos prácticos y buenas prácticas de puesta en marcha.

1. Fundamentos del filtrado de señales en los módulos de entrada de PLC

Los filtros de entrada se sitúan entre los dispositivos físicos de campo y el motor de ejecución central del PLC. Su propósito principal es eliminar los picos transitorios, el rebote de contactos y el ruido de alta frecuencia, mientras dejan pasar los cambios genuinos del estado del proceso.

Los circuitos de entrada de hardware dirigen las señales de campo entrantes a través de redes físicas de filtros RC antes de pasar los datos al aislador óptico. Luego, los algoritmos de filtrado por software acondicionan las señales digitalizadas en los ciclos de escaneo de la memoria de la CPU.

2. Implementación de filtros basados en tiempo para entradas digitales de PLC

Las entradas digitales de campo de los finales de carrera, pulsadores y sensores de proximidad suelen sufrir rebotes mecánicos de los contactos. Sin filtrado, una sola pulsación puede generar varias transiciones rápidas de señal en cuestión de milisegundos.

El filtrado digital funciona con un parámetro de umbral de duración mínima, a menudo denominado retardo de entrada o tiempo antirrebote.

• El filtro ignora cualquier cambio de estado de la señal que no persista durante más tiempo que el tiempo de filtrado establecido (p. ej., de 3 ms a 10 ms).
• Los pulsos de ruido de alta frecuencia se eliminan automáticamente antes de llegar a la memoria lógica interna.
• Los ingenieros pueden ajustar la configuración de los filtros digitales en la configuración de hardware de Siemens TIA Portal o Rockwell Studio 5000.

En lógica de escalera, el antirrebote por software imita este comportamiento mediante temporizadores de retardo a la conexión (TON). El bit de salida se establece en TRUE solo después de que la entrada física permanezca continuamente en HIGH durante todo el tiempo preestablecido del temporizador.

3. Métodos avanzados de filtrado para entradas analógicas del PLC

A diferencia de las señales digitales binarias, las entradas analógicas (4-20mA, 0-10V, RTD, termopares) varían continuamente. Por consiguiente, el filtrado analógico se basa en algoritmos matemáticos de suavizado, en lugar de simples retardos de tiempo.

Los sistemas de control suelen implementar filtros de media móvil o filtros de paso bajo de primer orden (filtros IIR de un solo polo). La ecuación matemática de un filtro digital de paso bajo de primer orden es:

Y(k) = Y(k-1) + a * [X(k) - Y(k-1)]

Donde:

• Y(k) representa el valor de salida filtrado actual.
• Y(k-1) es el valor de salida filtrado anterior.
• X(k) es el valor bruto sin filtrar de la entrada analógica.
• a representa el factor de suavizado (entre 0.0 y 1.0).

Aumentar el factor de suavizado del filtro atenúa eficazmente el ruido de la señal. Sin embargo, los ingenieros de control deben equilibrar la intensidad del suavizado con el desfase de fase, ya que un filtrado excesivo retrasa la respuesta del sistema a cambios legítimos del proceso.

Observación de campo: Los ajustes altos del filtro suavizan eficazmente las curvas de proceso ruidosas en las pantallas HMI. Sin embargo, usar coeficientes de filtrado agresivos en enclavamientos de seguridad críticos o en lazos de movimiento rápido introduce retrasos peligrosos en la respuesta. Reserve el filtrado de paso bajo intenso para lazos térmicos o de nivel lentos y mantenga ágiles los lazos de control rápido.

4. Compensaciones entre el filtrado de hardware y los algoritmos de software

Tanto las redes RC de hardware como las rutinas de software de la CPU ofrecen ventajas distintas en las topologías de automatización de fábrica.

El filtrado de hardware protege los optoacopladores internos sensibles frente a transitorios de alta tensión y sobretensiones por ESD. Sin embargo, los parámetros de los componentes de hardware quedan fijos una vez fabricada la tarjeta de E/S.

El filtrado por software permite ajustar los parámetros de forma flexible y dinámica directamente en los bloques de funciones del PLC. Por lo tanto, los diseños modernos de DCS y PLC combinan la protección RC de hardware integrada con algoritmos de paso bajo configurables por software para lograr un rechazo óptimo del ruido.

5. Directrices prácticas para ajustar los filtros de entrada del PLC

Calibrar los filtros de entrada requiere analizar la dinámica del proceso y los perfiles de ruido durante la puesta en marcha del sistema:

1. Entradas digitales: Configure retardos antirrebote de hardware de entre 3 ms y 20 ms para los interruptores mecánicos. Reduzca el retardo a 0.1 ms para los módulos de contadores de alta velocidad que registran encoders incrementales.
2. Señales de temperatura (dinámica lenta): Aplique un filtrado de paso bajo intenso (factor de suavizado a = 0.05 a 0.1) para suprimir el ruido térmico ambiental.
3. Lazos de caudal y presión (dinámica rápida): Utilice un filtrado ligero (factor de suavizado a = 0.3 a 0.5) para mantener la estabilidad del lazo sin provocar retraso de fase en el PID.

Caso práctico: Reducción del ruido en el caudalímetro de un tanque de pulpa

Descripción del problema

Una planta de procesamiento de minerales experimentaba graves oscilaciones en el lazo de control de una válvula de caudal de pulpa. El ruido eléctrico generado por los VFD de media tensión cercanos provocaba picos aleatorios en la señal de 4-20 mA del caudalímetro electromagnético. El bloque PID del PLC reaccionaba de forma brusca a estos picos falsos, lo que causaba oscilaciones en la válvula de control y un desgaste prematuro del actuador.

Arquitectura de la solución

Los ingenieros de automatización implementaron una estrategia de acondicionamiento de señales en varias etapas:

1. Configuración del hardware: Se configuró el filtro de hardware del canal de entrada analógica del PLC en el nivel Medio (modo de rechazo de 60 Hz).
2. Implementación del algoritmo de software: Se creó un bloque de función SCL específico en Siemens TIA Portal que implementa un filtro digital de paso bajo de primer orden con una constante alfa ajustable (a = 0.15).
3. Validación de señales: Se añadió un algoritmo de rechazo de picos que descarta los pasos de las muestras sin procesar que superan un cambio de caudal de +/- 20 % por cada ciclo de escaneo de un milisegundo.

Resultados operativos

La curva de la variable de proceso filtrada se estabilizó por completo y suprimió el 98 % de los picos de señal inducidos por los VFD. Los datos de entrada uniformes permitieron ajustar el lazo PID de forma estable, reducir el desgaste mecánico de la válvula de control y eliminar las oscilaciones del proceso.

Acerca del autor

Zhao Gang es ingeniero sénior de sistemas de control, con más de 15 años de experiencia industrial en centrales térmicas, procesos químicos y automatización industrial pesada. Está especializado en diseño de arquitecturas PLC/DCS, integridad de señal, mitigación del ruido y cumplimiento de las normas de seguridad funcional (IEC 61508 / IEC 61511).