{"product_id":"t8110b-trusted-tmr-processor-module-ics-triplex","title":"Модуль процессора Trusted TMR T8110B | ICS Triplex","description":"\u003cp\u003e\u003cstrong\u003eICS Triplex T8110B\u003c\/strong\u003e, также известный как \u003cstrong\u003eT8110B\u003c\/strong\u003e Trusted TMR Processor Module, работает как специализированный аппаратный компонент для выполнения логики безопасности в платформах шасси T8100. Выполняя логику через тройной избыточный Inter-Module Bus, устройство обрабатывает прикладной код с тактовой частотой 100 MHz в сочетании с 16 МБ EDO DRAM и 128 кБ NVRAM переменной памяти.\u003c\/p\u003e\n\u003ch3\u003eТехнические характеристики\u003c\/h3\u003e\n\u003cfigure class=\"table\"\u003e\n\u003ctable\u003e\n\u003cthead\u003e\n\u003ctr\u003e\n\u003cth\u003e\u003cstrong\u003eПараметр\u003c\/strong\u003e\u003c\/th\u003e\n\u003cth\u003e\u003cstrong\u003eХарактеристика\u003c\/strong\u003e\u003c\/th\u003e\n\u003c\/tr\u003e\n\u003c\/thead\u003e\n\u003ctbody\u003e\n\u003ctr\u003e\n\u003ctd\u003eМодель\u003c\/td\u003e\n\u003ctd\u003eT8110B\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eБренд\u003c\/td\u003e\n\u003ctd\u003eICS Triplex\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eПроисхождение\u003c\/td\u003e\n\u003ctd\u003eВеликобритания\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eВес\u003c\/td\u003e\n\u003ctd\u003e2,94 кг (6,48 lb)\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eРазмеры\u003c\/td\u003e\n\u003ctd\u003e266 мм x 93 мм x 303 мм (10,5 in x 3,6 in x 12,0 in)\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eРабочая температура\u003c\/td\u003e\n\u003ctd\u003e0 °C до +60 °C (+32 °F до +140 °F)\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eПотребляемая мощность\u003c\/td\u003e\n\u003ctd\u003eМаксимальная нагрузка 80 W (тепловыделение: 80 W)\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eДиапазон напряжения\u003c\/td\u003e\n\u003ctd\u003e20 VDC до 32 VDC\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eСовместимое шасси\u003c\/td\u003e\n\u003ctd\u003eT8100\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eТактовая частота процессора\u003c\/td\u003e\n\u003ctd\u003e100 MHz\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eКонфигурация памяти\u003c\/td\u003e\n\u003ctd\u003e16 МБ EDO DRAM (60 нс), 2 МБ FLASH, 512 кБ EPROM, 128 кБ NVRAM\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eЁмкость буфера SOE\u003c\/td\u003e\n\u003ctd\u003e1000 событий (перенос в CI буфер на 4000 событий)\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eХранение сохраняемых переменных\u003c\/td\u003e\n\u003ctd\u003eБулевы: 1 байт, Аналоговые: 4 байта, Таймеры: 5 байт\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eИнтерфейс ввода\/вывода\u003c\/td\u003e\n\u003ctd\u003eТройной избыточный Inter-Module Bus\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eОтносительная влажность\u003c\/td\u003e\n\u003ctd\u003e10% до 95% без конденсации\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003c\/tbody\u003e\n\u003c\/table\u003e\n\u003c\/figure\u003e\n\u003ch3\u003eВысоконадежное управление безопасностью и архитектура TMR\u003c\/h3\u003e\n\u003cp\u003eT8110B реализует архитектуру тройной модульной избыточности (TMR) 2oo3 для соответствия критериям сертификации SIL3 в высокодоступных приложениях безопасности. Отказоустойчивые схемы обработки выполняют синхронизированное голосование 2oo3 по внутренним шинам, гарантируя выполнение безопасного состояния без прерывания активных управляющих циклов. Гальваническая развязка на всех интерфейсах системы предотвращает прохождение локальных электрических переходных процессов через границы шин, обеспечивая детерминизм во время циклов сканирования с высокой плотностью ввода\/вывода.\u003c\/p\u003e\n\u003ch3\u003eЧасто задаваемые вопросы\u003c\/h3\u003e\n\u003cp\u003eВ: Как распределяются сохраняемые переменные в структуре энергонезависимой памяти T8110B?\u003c\/p\u003e\n\u003cp\u003eО: Память сохраняемых переменных использует конкретные выделения: 1 байт на булевую переменную, 4 байта на аналоговую переменную и 5 байт на таймер в пределах 128 кБ NVRAM.\u003c\/p\u003e\n\u003cp\u003eВ: Какова архитектура хранения последовательности событий (SOE) на модуле процессора?\u003c\/p\u003e\n\u003cp\u003eО: T8110B поддерживает встроенный буфер SOE ёмкостью 1000 событий, который автоматически передаёт записанные события в буфер интерфейса связи (CI) с вместимостью до 4000 событий.\u003c\/p\u003e\n\u003cp\u003eВ: Можно ли использовать модуль процессора T8110B в дополнительных расширительных шасси?\u003c\/p\u003e\n\u003cp\u003eО: Нет. Модуль процессора T8110B предназначен исключительно для работы внутри основного шасси системы T8100.\u003c\/p\u003e\n\u003ch3\u003eРуководство по установке на объекте\u003c\/h3\u003e\n\u003col\u003e\n\u003cli\u003eУбедитесь, что напряжение питания задней панели шасси T8100 находится в пределах допуска от 20 VDC до 32 VDC перед установкой модуля.\u003c\/li\u003e\n\u003cli\u003eЗатяните винты крепления модуля сверху и снизу шасси, чтобы обеспечить надёжный контакт с заземлением рамы и механическую фиксацию к разъёмам задней панели.\u003c\/li\u003e\n\u003cli\u003eОбеспечьте свободный вертикальный поток воздуха над и под слотом шасси T8100 для рассеивания тепловой нагрузки до 80 W во время полной обработки логики.\u003c\/li\u003e\n\u003cli\u003eПроверьте заземляющие соединения системы для снижения высокочастотных помех заземления, которые могут повлиять на синхронизацию времени через тройную избыточную шину.\u003c\/li\u003e\n\u003c\/ol\u003e","brand":"ICS Triplex","offers":[{"title":"Default Title","offer_id":52093891838261,"sku":"T8110B","price":66.0,"currency_code":"USD","in_stock":true}],"thumbnail_url":"\/\/cdn.shopify.com\/s\/files\/1\/0973\/7630\/5461\/files\/T8110B.png?v=1785225661","url":"https:\/\/www.5gplc.com\/ru\/products\/t8110b-trusted-tmr-processor-module-ics-triplex","provider":"High Five PLC Solution Limited","version":"1.0","type":"link"}